CIRCUITO DE RELOJ Y BASE DE TIEMPOS

    El circuito de reloj y base de tiempos se encargará de generar la señal de  reloj que pondrá en marcha todo el circuito tanto en la situación de muestreo como en la lectura de la memoria, en la que el ordenador irá, bien  generando los impulsos de reloj o bien seleccionando uno de los existentes en la base de tiempo en función de su rapidez para poder leer todos los datos de la muestra realizada.

    Las frecuencias que se pretenden utilizar en el prototipo en función de la selección de la base de tiempos la tenemos en la siguiente tabla:
 

Frecuencia
Nº muestras/div.
Tiempo/div
Nº muestras pantalla
16 Mhz
2
125 ns
20
16 Mhz
4
250 ns
40
16 Mhz
8
500 ns
80
16 Mhz
16
1 us
160
16 Mhz
32
2 us
320
3,2 Mhz
16
5 us
160
3,2 Mhz
32
10 us
320
1,6 Mhz
32
20 us
320
320 Khz
16
50 us
160
320 Khz
32
100 us
320
160 Khz
32
200 us
320
32 Khz
16
500 us
160
32 Khz
32
1 ms
320
16 Khz
32
2 ms
320
3,2 Khz
16
5 ms
160
3,2 Khz
32
10 ms
320
1,6 Khz
32
20 ms
320
320 Hz
16
50 ms
160
320 Hz
32
100 ms
320
160 Hz
32
200 ms
320
32 Hz
16
500 ms
160
32 Hz
32
1 seg
320
16 Hz
32
2 seg
320

    Todo parte de la señal de un oscilador a 16 Mhz (¿por qué?, porque lo tengo en un cajón) y no hacer muy alta la frecuencia de muestreo, en el proyecto final pretendo llegar a los 32Mhz, pero no producirá grandes diferencias por ser un múltiplo de dos del utilizado.

     El esquema que quiero probar lo podeis descargar en formato PROTEL schematics 1.0 o en formato GIF.

    En el se pueden observar algunos detalles que precisan de una explicación:

    1) En vez de un multiplexor de 16 a 1 se monta una extructura de 3 mux de 4 a 1, ¿por qué?, porque lo tengo en un cajón, por tanto en el proyecto final sería más útil usar un 74HC150 (¿creo?).

    2) La señal de reset no está conectada a ningún sitio por que se me ha olvidado, lo arreglaré.

    3) Señales BT0 a BT3, codifican en binario la señal de reloj seleccionada por el PC en función de la base de tiempos utilizada.
 
BT1
BT2
BT1
BT0
Frecuencia seleccionada
0
0
0
0
1,6 Mhz
0
0
0
1
3,2 Mhz
0
0
1
0
160 Khz
0
0
1
1
320 Khz
0
1
0
0
16 Khz
0
1
0
1
32 Khz
0
1
1
0
1,6 Khz
0
1
1
1
3,2 Khz
1
0
0
0
160 Hz
1
0
0
1
320 Hz
1
0
1
0
16 Hz
1
0
1
1
32 Hz
1
1
0
0
PC_CLOCK
1
1
0
1
16 Mhz
1
1
1
0
-no usado-
1
1
1
1
-no usado-

    4) CLOCK_SAMPLING es la señal de reloj de salida seleccionada.
 

* Download esquema en formato PROTEL schematics 1.0

* Download esquema en formato GIF

volver a la página inicialVolver a la página Inicial